(19) 日本国特許庁 (JP)

①特許出願公開

四公開特許公報(A)

昭58—155592

 ①Int. Cl.³
G 11 C 11/24 11/34 識別記号

101

庁内整理番号 8320-5B 8320-5B 砂公開 昭和58年(1983)9月16日

発明の数 1 審査請求 有

(全 4 頁)

めディジタル情報の処理方式

②特

願 昭58-18368

@出

願 昭51(1976)2月6日

. ②特

顧 昭51-12618の分割

⑩発 明 者 宮城勇

東京都港区芝五丁目33番1号日本電気株式会社内

の出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

仍代 理 人 弁理士 内原晋

9月 . 柳

発明の名称

ディジメル情報の処理方式

特許請求の範囲

nビットのビット構成されるディジタル情報の 組み合せをそれぞれ異なる電荷量の組み合せに対 応させ、前記nビットのディジタル情報の内容に 対応した量の電荷量を上記ディジタル情報によっ て制御される複数のスイッチ架子を介して取り出 すようにしたことを特徴とするディジタル情報の 処理方式。

発明の幹細な説明

本発明はRビット構成ディジタル情報のデータ 処理方式に関する。

従来コンデンサに書電されている電荷の有無を 二進符号の * 0 * または * 1 * にそれぞれ対応さ せ記憶せしめることは公知である。この記憶方式 によるコンデンサ記憶素子はそれぞれに1ビット ずつを記憶することとなるので、多くのビット数 で構成される一つのディジタル情報を記憶させよ うとすればコンデンサ記憶素子の数は膨大なもの となり、記憶装置を大型化することは避けられない。

本発明の目的は上記の情況に鑑み、n ビット配列を一単位としてコンデンサ記憶来子に記憶させるに適するように n ビット構成ディ ジタル情報をデータ処理する方式を提供することである。

本発明によるディジタル情報の処理方式は、 n ビットのディジタル情報の組み合せをそれぞれ異 なる電荷量に対応させ、上記 n ビットの情報の内 容に応じた量の電荷量を上記ディジタル情報によ って制御される複数のスイッチ素子を介して取り 出すようにしたものである。

本発明によれば、 n ビット構成ディジタル情報 は n ビット配列を一単位として k 傷のコンデンサ 記憶素子に配像せしめるに好適なアナログ量に変 接されるので、コンデンサ記憶素子数は著しく低 被され、小型のダイナミック拠配債装置の実現が 可能となる。よって本発明は高密度なデータ処理 を可能とする。

次に本見明について図面を参照して説明する。 第1図は2ビット構成ディジタル情報の一時配 能を例とする本発明の原理説明図で、スイッチ 81、S2、S3、Eなる起電力を持つ4個の直流電標、 Cなる静電容量を持つ1個のコンデンサ C2及び直 洗電圧計 Veとを含む。図中一点銀額で配んだ部分 W1、は書き込み部、R1、は黙み出し部をそれぞれ示 し、情報の書き込み及び読み出しをする際に必要 な2ビット配列と電荷量との対応関係を第1表に 表わしている。ととで電荷量 qを q==CE とし、 コンデンサ C2 には T時間で 0.5 q の電荷漏れがあると仮定している。

館 1 表

2ピット配列	2ビット配列と 対応する電荷量	コンデンサC。 の両端電圧
1 1	4 q~3.5 q	4 E~3.5 E
10	3 q~2.5 q	3 E~ 2.5 E
01	2 q~1.5 q	2 E~1.5 E
0 0	1 q~0.5 q	1 E~0.5 E

競み出しをするには、書き込み終了後 T時間以 内にスイッチ Saを閉じ、直流電圧計 Ve でコンデ ンサ Ce の両端電圧を検出することによって書き込 まれていた * 1 0 * を読み出すことができる。

第2図は同じく3ビット構成ディジタル情報の一時配憶を何とした場合の原理説明図で、スイッナ S_4 、 S_5 、 S_6 、 S_7 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 、 S_8 S_8 、 S_8 S_8

前記と同様にして一点無視で囲んだ部分Weを書き込み部、Reを読出し部とするものである。3 ピット配列の場合における電荷量の組み合せと記憶情報との対応関係を第2 表に示す。

第 2 表

	まピット配列に対応する電荷量の組み合せ		CIO開始配圧	こまの事業情報
3ピット配列	C10#22	C2の電荷量	CIDAME	
111	3q-25 q	8 q~2.5 q	3E~25B	82~25B
	8a~2.8 q	2 g~1.5 g	2 E~2.5 E	2 B~1.5 F
110	•	1 q~0.5 q	3 3~2.5 E	1 E~0.5 B
101	8 q~2.5 q	3 q~2.5 q	2 2~1.5 B	8 E~2 5 E
100	2 9~1.8 9		2 B~1.5 B	28~1.5 5
011	2q~1.5 q	2q-15q		1 E~0.5 E
0 1 0	2 q~1.5 q	19-054	2 B-1.5 B	-
001	1 q~0.5 q	3 q~2.5 q	1 E-0.5 B	4 B~25 B
000	1 q~0.5 q	2 q~1.5 q	1 B-0.5 E	2 E~1.5 B

例えば * 1 0 1 * の書き込みをするには、スイッチ S₄ と S₆ を閉じ、コンデンサ C₁ を 3 E の起電力で充電して 3 q の電荷量を蓄電させ、その後にスイッチ S₆ と B₇ を 別じコンデンサ C₈を B の起電力で充電して 1 q の電荷量を蓄電させ、その後にスイッチ S₆ と S₇ を 開くと書き込みは終了する。 読み出しをするには、書き込み終了後 T 時間以内にスイッチ S₈ と S₈を閉じ直流電圧計 V₁、 V₂ でコンデンサ C₁、 C₂ の両端電圧 3 E~2.5 E、1 E~0.5 Eを検出することによって書き込まれていた * 1 0 1 * を読み出すことが

できる。

次に第3図は本発明を2ビット標成ディジタル 情報に実施した場合の一実施回路例で、入力端子 Z_1 、 Z_2 、インパータ1-1、1-2、AND ゲート 回路2-1~2-4、MOS型トランジスタ3-1~ 3~4とそれぞれ1E、2E、3E、4Eの電圧 を供給する気圧供給標からなる書き込み部 W_2 、コンパレータ4~6、インパータ7~9、ANDゲート回路10~12、ORゲート回路13、14散み出し網 U_2 、出力媒子 U_1 、 U_2 とそれぞれ1.2E、2.2 E、3.2 Eの電圧を供給する薬準電圧標からなる読み出し部 U_2 及びコンデンサ U_3 とを含む。

例として『10』を書き込みさせるには、最初に入力端子 2。に『1』、 2。に『0』の信号を入力する。これらの信号は直際あるいはインパータを介して4個のANDゲート回路の入力となり、ANDゲート回路2-2からは『1』その他のANDゲーと回路からは『0』の信号が出力される。その結果MOS型トランジスタ3-2が導通して冒圧供給額から3Bの電圧がコンデンサ C。に印加され、



コンデンサ C。には 3 q の電荷量が容電されて書き 込みは終了する。

就み出しは次の様に行なわれる。

第4回は同じく3ビット権成ディジタル情報に 実施した場合の本発明の他の実施回路例で、入力 端子2。、Z₄、Z₅、インパータ15~17、ANDゲート回路18~25、ORゲート回路26~31、 MOS型トランジスタ32~37とそれぞれ15、 2E、3Eの電圧を供給する電圧供給家からなる

読み出し練 Lz、Lz 化印加されるコンデンサ Cz C. の両端管圧 3月~2.5 E、1 E~0.5 E と 差単電圧 類 からの電圧1.2月2.2日がコンパレータ38~41に入力 するとコンパレータ38と39からは *1 *, コン パレータ40、41からは、0 0 の信号が出力し て直接あるいはインバータを介してANDグート 同略46~52に入力する。ANDゲート回路46 ~52からはそれぞれ "0"、 "1"、 "0"、 "0"、 *0 *、*0 *、*0 * の信号が出力してORゲート回 路53~55に入力する。その結果、出力囃子2%、 24、24からは食き込みした『1 *、 * 0 *、 * 1 *の 信号が出力される。同様にしてnビット配列を異 なる電荷量の組み合せに対応させることにより、 本発明はnビット構成ディジタル情報にも実施が 可能である。とのように本発明はnピット配列を 一単位としてコンデンサ記憶素子に記憶させるの で小型のダイナミック型配像装置の実現が可能で ある。なお、コンデンサ記憶集子の書き込み、蒨 去が疼島であるという特徴も合せ持つので配像技 術分野における質能は顕常である。

読み出し部 W_a 、コンパレータ $38\sim41$ 、インパータ $42\sim45$ 、ANDゲート回路 $46\sim52$ 、ORゲート回路 $53\sim55$ 、読み出し練 L_2 、 L_3 、出力端子 Z'_a 、 Z'_a 、 Z'_a 及び1.2Eと 2.2E の電圧を供給する基準電圧源からなる読み出し部 R_a 及びコンデンサ C_1 、 C_2 とを含む。

例として『101』を書き込ませるには、最初に入力増子 2』、2』にそれぞれ『1』、『0』、『1』の信号を入力する。これらの信号は直接あるいはインパータ15~17を介してANDゲート回路18~25に入力される。ANDゲート回路16~25の出力信号はORゲート回路26~31へ入力されるがこのときORゲート回路26と31からだけ『1』の信号が出力され、その他のORゲート回路からは『0』の信号が出力される。

その結果、MOSトランジスタ32と37が 導発して電圧供給源からコンデンサ C, Kは32の電圧が、C。Kは12の電圧が印加されてそれぞれ3q、1qの電荷量が蓄電されて書き込みは終了する。 銃み出しは次の様に行なわれる。


図面の簡単な説明

第1図及び第2図は本発明の原理説明図、第3 図は本発明の一実施例を示す回路図、第4図は本 発明の他の実施例を示す回路図である。

化温人 乔理士 内 原



持開昭58-155592(4)



第 / 回

